DP1363F一款高度集成的收发器，13.56 兆赫的非接触式芯片
DP1363F 是一款高度集成的收发器集成电路，适用于 13.56 兆赫的非接触式通信场景。DP1363F 收发器集成电路支持以下工作模式：
・支持 ISO/IEC 14443A 标准的读写模式
・支持 ISO/IEC 14443B 标准的读写模式
・支持 JIS X 6319-4 标准的读写模式
・符合 ISO/IEC 18092 标准的被动发起模式
・支持 ISO/IEC 15693 标准的读写模式
・支持 ICODE EPC 唯一识别码 / 电子商品码一次性可编程的读写模式
・支持 ISO/IEC 18000-3 3 模式 / 电子商品码 1 类高频标准的读写模式
DP1363F 的内部发射器可直接驱动为与 ISO/IEC 14443A 标准卡片、应答器通信而设计的读写天线，无需额外的有源电路。数字模块可实现 ISO/IEC 14443A 标准的完整帧处理及差错检测功能（奇偶校验与循环冗余校验）。
该芯片支持经典 1K、经典 4K、超轻、超轻 C、PLUS 及 DESFire 系列产品，且在双向通信中均支持最高 848 千比特 / 秒的传输速率。
DP1363F 支持 ISO/IEC 14443B 标准读写通信协议的二层与三层功能（防冲突功能除外），防冲突功能需在主控制器固件及高层协议中实现。
该芯片可对非接触式智能卡编码信号进行解调与解码，其非接触式智能卡接收端集成了对应编码信号的解调及解码电路，可完成非接触式智能卡的帧处理与循环冗余校验等差错检测操作，且在双向通信中支持该协议下最高 424 千比特 / 秒的传输速率。
DP1363F 芯片支持符合 ISO/IEC 18092 标准的点对点被动发起模式。
该芯片同时支持遵循 ISO/IEC 15693 标准的近距通信协议、EPC 唯一识别码，以及 ISO/IEC 18000-3 3 模式、EPC 1 类高频协议。
芯片支持以下主机接口：
・串行外设接口（SPI）
・串行通用异步收发传输器（UART，电平标准与引脚供电电压相关，功能特性类同 RS232）
・集成电路总线接口（I²C，含两种实现版本：I²C 模式与 I²CL 模式）
DP1363F 芯片支持安全访问模块（SAM）的连接，且为该模块配备了独立的专用 I²C 接口。安全访问模块可用于高安全性的密钥存储，同时充当高性能的密码协处理器，目前已有适配 DP1363F 芯片的专用安全访问模块可供对接使用。
产品特性与优势
■ 射频前端集成电路输出功率高，通信传输速率最高可达 848 千比特 / 秒
■ 支持 ISO/IEC 14443 A、ISO/IEC 14443 B 及 FeliCa 协议
■ 具备符合 ISO/IEC 18092 标准的点对点被动发起模式
■ 支持 ISO/IEC 15693、ICODE EPC 唯一识别码及 ISO/IEC 18000-3 3 模式 / 电子商品码 1 类高频协议
■ 读写模式下支持经典加密算法
■ 具备低功耗卡片检测功能
■ 射频层面可实现《EMV 非接触式协议规范》合规
■ 天线连接所需外部元器件数量极少
■ 支持的主机接口：
▶ 串行外设接口（SPI），速率最高可达 10 兆比特 / 秒
▶ 集成电路总线接口（I²C），快速模式下速率最高 400 千波特，快速增强模式下最高 1000 千波特
▶ 通用异步收发传输器（UART，兼容 RS232），速率最高 1228.8 千波特，电平标准与引脚供电电压相关
■ 配备独立的集成电路总线（I²C）接口，用于连接安全访问模块（SAM）
■ 内置 512 字节先进先出（FIFO）缓冲区，保障高水准的交易处理性能
■ 灵活高效的节能模式，含深度掉电、待机及低功耗卡片检测模式
■ 集成锁相环（PLL），可由 27.12 兆赫射频晶振为系统中央处理器（CPU）提供时钟信号，实现成本节约
■ 供电电压范围 3 伏至 5.5 伏
■ 配备最多 8 路可编程通用输入 / 输出引脚
■ 与 ISO/IEC 14443A 标准卡片的读写通信典型工作距离可达 12 厘米，实际距离取决于天线尺寸及调谐效果
引脚图：
页:
[1]